PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-169287

(43) Date of publication of application: 04.07.1995

(51)Int.CI.

G11C 16/06 H01L 21/8247 H01L 29/788 H01L 29/792

(21)Application number: 05-313341

(71)Applicant: FUJITSU LTD

(22)Date of filing:

14.12.1993

(72)Inventor: KITAZAKI KAZUHIRO

(54) NON-VOLTAGE SEMICONDUCTOR MEMORY

(57)Abstract:

PURPOSE: To make occurrence of over erasing hard by controlling an erasing power source thereby controlling an erasing current as prescribed in an electrically rewritable non-voltage semiconductor memory such as a flash memory and the like.

CONSTITUTION: A erasing current of high level current la from a first erasing power source 4 is supplied to a source of a memory cell of a memory cell array 1, and erasing of a memory cell is performed. And the power source 4 is switched to an erasing power source 5 through a counter circuit 7, a switching control circuit 6 and an erasing power source switching circuit 3 in an erasing time zone near the end of erasing, the erasing current is switched to a low level current lb. Thereby, tilt of the curve (a) of threshold value voltage Vth becomes gentle, quantity of variation of the voltage Vth is small and accurate measuring control can be performed. Consequently, over erasing is made hard to occur, electrons and positive holes are made hard to trap by a

PART TO THE PART T

gate oxidized film, and the number of rewriting can be increased.

LEGAL STATUS

[Date of request for examination]

18.02.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

•

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-169287

(43)公開日 平成7年(1995)7月4日

(51) Int.Cl.⁶

識別記号 庁内整理番号

FΙ

技術表示箇所

G11C 16/06 H01L 21/8247 29/788

G11C 17/00

530 B

H01L 29/78

371

審査請求 未請求 請求項の数5 OL (全8頁) 最終頁に続く

(21)出願番号

(22)出願日

特願平5-313341

(71)出願人 000005223

富士通株式会社

平成5年(1993)12月14日

神奈川県川崎市中原区上小田中1015番地

(72)発明者 北崎 和宏

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 宇井 正一 (外4名)


(54) 【発明の名称】 不揮発性半導体記憶装置

(57)【要約】

【目的】 フラッシュメモリ等の電気的に書換え可能な不揮発性半導体記憶装置に関し、消去後のメモリセルの 閾値電圧をより正確に制御可能にして過剰消去を起きにくくすると共に、ゲート酸化膜ヘトラップされる電子又は正孔の個数を減少させて書換え可能回数を増加させることを目的とする。

【構成】 電気的に消去可能な複数の不揮発性半導体メモリセルをマトリクス状に配列した不揮発性半導体記憶装置において、供給する消去電流を段階的に変化可能にした消去時にメモリセルのソースに印加する電圧を供給する消去電源と、消去が進むに従って消去電流が低減されるように消去電源を制御する消去電源制御手段とを備える。

本発明の原理を説明する図



(2)

10

特開平 7-169287

1

【特許請求の範囲】

【請求項1】 電気的に消去可能な複数の不揮発性半導体メモリセルをマトリクス状に配列した不揮発性半導体記憶装置において、

消去時に前記メモリセルのソースに印加する電圧を供給 し、供給する消去電流を段階的に変化可能な消去電源 と、

消去が進むに従って、前記消去電流が低減されるように 前記消去電源を制御する消去電源制御手段とを備えることを特徴とする不揮発性半導体記憶装置。

【請求項2】 前記消去電源は、電流供給能力の異なる 複数の電源を備え、各電流源を動作させるかさせないか により全体の電流を変化させることを特徴とする請求項 1に記載の不揮発性半導体記憶装置。

【請求項3】 前記複数の電源は、消去が進んだ段階で使用される電源程メモリセルのソースに印加する電圧が低くなるように、出力電圧が低下することを特徴とする請求項2に記載の不揮発性半導体記憶装置。

【請求項4】 前記消去電源制御手段は、消去開始後の 経過時間に従って前記消去電流を低減するように制御す ることを特徴とする請求項1に記載の不揮発性半導体記 憶装置。

【請求項5】 前記消去電源制御手段は、

通常のメモリセルと同様のレファレンスセルと、

該レファレンスセルのフローティングゲートをゲートと し、ソースとドレインに所定の条件が印加される検出用 トランジスタと、

該トランジスタの導通状態を判定する読み出し回路とを 備え、

消去時に前記レファレンスセルにも前記通常のメモリセルと同様の消去条件が与えられ、前記検出用トランジスタの導通状態が変化したことを前記読み出し回路が検出した時に、前記消去電流を低減するように制御することを特徴とする請求項1に記載の不揮発性半導体記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、フラッシュメモリのような電気的に消去可能な不揮発性半導体記憶装置に関し、特に過剰消去が起きにくく、ゲート酸化膜での電子 40及び正孔のトラップが発生しにくくした不揮発性半導体記憶装置に関する。

[0002]

【従来の技術】近年、データの書換えが電気的に行える 不揮発性メモリのなかで、フラッシュメモリが注目され ている。図7はフラシュメモリの一般的なセル構造の例 を示す図である。なお、図においては、同一の機能部分 には同一の参照番号を付して表すこととする。

【0003】図7において、参照番号201は制御電極 トロールゲートは対応するワード線に、ドレインは対応 (コントロールゲートCG)、202はフローティング 50 するビット線に、ソースは共通ソース線2に接続されて

ゲート(FG)、203はソース(S)、204はドレイン(D)、205は基板(ベース)であり、酸化皮膜212で覆われている。213はソース203に接続される共通ソース線、214はドレイン204に接続されるビット線である。フローティングゲート202とベース205の間がゲート酸化膜206である。

2

【0004】図8はフラシュメモリの読出、書き込み及 び消去の方法を説明する図であり、(1)は読出時を、 (2) は書き込み時を、(3) は消去時を示す。図8の (1) に示すように、読出時には、EPROMと同様に ソースに0 V、ドレイン(ビット線)に約1 V、コント ロールゲート(ワード線)に約5 Vの電圧を印加し、ビ ット線に電流が流れるかどうかをセンスアンプで検出す ることによって行っている。書き込みは、図8の(2) に示すように、ソースSにOV、ドレインDに約6V、 コントロールゲートCGに約12Vの電圧を印加するこ とにより、ドレイン近傍のアバランシェブレークダウン により発生する熱電子をフローティングゲートFGに注 入することによって行われる。消去は、図8の(3)に 示すように、ソースSに約10V、ドレインDを開放、 コントロールゲートCGに0Vの電圧を印加することに より、フローティングゲートFGとソースSの間に高電 界を印加し、ファウラーノルドハイム(FowlerN ordheim) トンネル現象により、フローティング ゲートFGからソースSへ電子を引き抜くことによって 行われる。ソースは共通の線に接続されており、消去は 共通ソース線に接続されるすべてのセルに対して行われ ることになる。

【0005】通常フローティングゲートFGに電子を注30 入した状態、すなわち書き込みを行った状態にデータの「0」を対応させ、フローティングゲートFGに電子が注入されない状態にデータの「1」を対応させている。従って、読出時にメモリセルがオン状態になる閾値電圧Vthは、「0」のメモリセルの方が「1」のメモリセルよりも高く、図8の(1)の電圧を印加して読出を行った時に、「1」のメモリセルならばオン状態になってビット線に電流が流れるが、「0」のメモリセルはオフ状態になってビット線に電流が流れない。消去とはすべてのメモリセルの閾値電圧Vthをデータの「1」に対40 応するレベルまで低下させこと、すなわち「0」のメモリセルの閾値電圧Vthをデータの「1」に対応するレベルまで低下させことである。

【0006】図9は従来のフラシュメモリの全体構成を示すブロック図である。図9において、参照番号1は上記の不揮発性メモリセルをマトリクス状に配列したメモリセルアレイである。メモリセルアレイ1には、ワード線WL1、WL2…と、ビット線BL1、BL2…と、共通ソース線2が配列されており、各メモリセルのコントロールゲートは対応するワード線に、ドレインは対応するビット線に、ソースは共通ソース線2に接続されて

3

いる。11はロウアドレス信号をデコードしてワード線に選択的に電圧を印加するロウデコーダある。12はコラムアドレス信号をデコードして、列選択信号を出力するコラムデコーダであり、13は列選択信号に応じて選択的に導通し、各ビット線BL1、BL2…を共通ビット線BLに接続するコラムゲートトランジスタCG1、CG2…で構成されるコラムゲートである。14はセンスアンプであり、15はライトアンプである。16はセンスアンプであり、15はライトアンプである。17は、センスアンプ14、ライトアンプ15、ソース線制回路である。17は、センスアンプ14、ライトアンプ15、ソース線制の四路16の制御を行う制御回路である。実際には、ロウデコーダ11やコラムデコーダ12の制御を行う回路も必要であるがここでは省略してある。

【0007】読み出し時には、ライトアンプ15が非動作状態になり、ソース線制御回路16が共通ソース線2を接地し、センスアンプ14が動作状態になり、共通ビット線BLに約1Vを印加する。そして、ロウデコーダ11が選択したワード線に5Vを、それ以外のワード線に0Vを印加し、コラムデコーダ12の列選択信号に従ってコラムゲートの1個が導通して、選択されたビット線がセンスアンプ14に接続された状態になる。このようにして選択されたメモリセルに図8の(1)の読み出し条件が与えられる。

【0008】書き込み時には、ロウデコーダ11が選択したワード線に約12Vを印加し、センスアンプ14が非動作状態になり、ライトアンプ15が動作状態になる以外は読み出し時とほぼ同様であり、ライトアンプ15はデータ「0」を書き込む時には共通ビット線に約6Vを、データ「1」を書き込む時には共通ビット線を接地する。これにより、選択されたメモリセルに電子を注入した状態に対応したデータを書き込む時に、図8の

(2) の条件が与えられ、フローティングゲートに電子 が注入される。

【0009】消去時には、センスアンプ14とライトアンプ15は共に非動作状態になり、コラムゲートトランジスタはすべて非導通状態になる。そして、ロウデコーダ11はすべてのワード線に0Vを印加し、ソース線制御回路16は共通ソース線2に約12Vを印加する。これにより、すべてのメモリセルに図8の(3)の消去条件が与えられる。

[0010]

【発明が解決しようとする課題】フローティングゲート FGから注入された電子をすべて引き抜いた時に消去が 完了する。しかし、それ以上に消去を行い、フローティ ングゲートFGから電子を引き抜き過ぎた状態になる と、フローティングゲートFGが正の状態になり、その メモリセルが非選択であってもそのメモリセルが接続さ れるビット線にリーク電流が発生して正常な読出ができ なくなる過剰消去という問題が発生する。過剰消去状態 になったメモリセルでは、閾値電圧がコントロールゲー トCGに読出用の電圧(5V)が印加されなくてもメモリセルがオン状態になる電圧レベルにまで低下するため、そのメモリセルが非選択であってもそのメモリセルが接続されるビット線にリーク電流が発生して正常な読出ができなくなる状態になる。実際には、大きなリーク電流が流れるような過剰消去状態にまで消去されることはほとんどないが、一本のビット線に多くのメモリセルが接続されている場合、それぞれのメモリセルのリーク電流は微小であっても合わせれば大きなリーク電流になり、正常な読出が行えなくなる。

【0011】消去は、上記の消去条件を所定時間続けることにより行われる。図10は消去時間に対するメモリセルの閾値電圧Vthの変化を表す図である。図から明らかなように、閾値電圧は最初はゆっくり低下するが、ある程度低下した後急激に低下しだす。そのため、消去時間が変動すると、消去後のメモリセルの閾値電圧が大きく変動することになる。もし消去時間が長くなる方向に誤差を生じると、図示のように、過剰消去状態になることになる。そのため、消去時間の制御は十分な精度で行う必要があるが、フラッシュメモリ等の実際の記憶素子にあまり高精度のクロック発振器やカウンタを搭載するのは実際には難しく、コスト増の要因になるという問題がある。

【0012】また、電気的に書換え可能な不揮発性メモ リでは、消去時に、ソース電極の接合部でバンド間トン ネル現象による電荷の注入を引き起こし、フローティン グゲートとベースの間のゲート酸化膜に電子や正孔がト ラップされることが起こる。ゲート酸化膜にトラップさ れた電子や正孔は、そのメモリセルの閾値電圧を変動さ せる。一旦トラップされた電子や正孔はほとんどがその ままトラップされるため、書換え動作を繰り返すとトラ ップされた電子や正孔の数が増加することになり、デー タの「O」と「1」に相当する閾値電圧Vthが次第に 近づき判別がつきにくくなるという問題を生じる。その ため、このゲート酸化膜にトラップされる電子や正孔が フラッシュメモリにおける書換え回数を規定する原因に なっている。フラッシュメモリでは、用途の拡大に伴っ て書換え可能回数の増加が要求されており、そのために は消去動作においてゲート酸化膜にトラップされる電子 40 や正孔の数を低減する必要がある。

【0013】本発明は上記問題点に鑑みてなされたものであり、電気的に書換え可能な不揮発性半導体記憶装置において、過剰消去を生じにくくすると共に、ゲート酸化膜に電子や正孔がトラップされにくくすることで書換え回数を増加させることを目的とする。

[0014]

メモリセルが非選択であってもそのメモリセルが接続さ 【課題を解決するための手段】上記目的を達成するたれるビット線にリーク電流が発生して正常な読出ができ め、本発明の電気的に書換え可能な不揮発性半導体記憶なくなる過剰消去という問題が発生する。過剰消去状態 装置は、電気的に消去可能な複数の不揮発性半導体メモになったメモリセルでは、閾値電圧がコントロールゲー 50 リセルをマトリクス状に配列した不揮発性半導体記憶装

(4)

40

特開平 7-169287

置において、消去時にメモリセルのソースに印加する電 圧を供給し、供給する消去電流を段階的に変化させるこ とが可能な消去電源と、消去が進むに従って消去電流が 低減されるように消去電源を制御する消去電源制御手段 とを備えることを特徴とする。

【0015】消去電源は、消去が進んだ段階では、メモ リセルのソースに印加する電圧が低くなるように、出力 電圧が低下するように設定する。また、消去電源制御手 段は、消去開始後の経過時間に従って制御を行うか、別 **にレファレンスセルと、このレファレンスセルのフロー** ティングゲートをゲートとする検出用トランジスタと、 <u>トランジスタの導通状態を判定する読み出し回路とを設</u> けて消去電流を低減するように制御する。

[0016]

【作用】図1は本発明の電気的に書換え可能な不揮発性 半導体記憶装置の原理を説明するための図である。図1 に示すように、本発明の半導体記憶装置においては、消 去電源から供給される電流を消去の途中でIaからIb に減少させるようにする。そのため、それ以後の閾値電 圧Vthの変化曲線は、aで示すようになり、従来の変 化曲線 b に比べてゆるやかな曲線になる。 閾値電圧 V t hの変化がゆるやかになれば、消去時間の変動に対する 消去後の閾値電圧Vthの変動も小さくなり、閾値電圧 Vthのより精密な制御が可能になる。

【0017】消去時間はできるだけ短いことが好まし く、そのため消去動作のすべての時間に渡って消去電源 の供給電流を小さくすることはできないが、本発明のよ うに、消去の最終段階のみ供給電流を小さくすること で、消去時間は多少長くなるが閾値電圧Vthのより精 密な制御が可能になる。

[0018]

【実施例】本発明の第1実施例のフラッシュメモリは、 共通ソース線の制御部分を除いて図9に示した構成に類 似した全体構成を有する。そのため、ここでは第1実施 例のフラッシュメモリの共通ソース線の制御に関連する 部分のみを図2に示し、他の部分の説明は省略する。

【0019】図2において、参照番号1はメモリセルア レイ、2は共通ソース線、3は消去電源切り換え回路、 4は第1消去電源、5は第2消去電源、6は切り換え制 御回路、7はカウンタ回路、8はクロック発生回路であ る。消去電源は、第1消去電源4と第2消去電源5で構 成され、それぞれの回路は図3に示すような回路構成を 有する。図3の回路は端子EとFの両方に「髙」の信号 を信号を印加するとPチャンネルトランジスタ21がオ ン状態になり、Nチャンネルトランジスタ22がオフ状 態になるので、端子Cには高電圧源(約12V)の端子 VPPから電流が供給される。消去時以外は、端子Eと Fの両方に「低」の信号を信号を印加し、Pチャンネル トランジスタ21をオフ状態に、Nチャンネルトランジ スタ22をオン状態にすることにより、端子Cを接地す 50 の計数値があらかじめ設定された第2の設定値になる

【〇〇20】図4は消去電源切り換え回路を示す図であ る。端子Cは図3に示した第1消去電源4の端子Cに接 続され、端子Dは第2消去電源5の端子Cに接続され る。端子Aに入力される信号が「髙」の時にはトランジ スタ23が導通して第1消去電源4が共通ソース線2に 接続され、端子Aに入力される信号が「低」の時にはト ランジスタ23が非導通状態になり第1消去電源4が共 通ソース線2から切り離される。端子Bに入力される信 号が「高」の時にはトランジスタ24が導通して第2消 去電源5が共通ソース線2に接続され、端子Bに入力さ れる信号が「低」の時にはトランジスタ24が非導通状 態になり第2消去電源5は共通ソース線2から切り離さ れる。

6

【0021】図2に戻って、参照番号8はクロック発生 回路であり、7はクロック発生回路8の出力するクロッ ク信号をカウントするカウンタ回路であり、6はカウン タ回路7が所定のカウント数を計数した時に第1消去電 源4を切り離す信号を消去電源切り換え回路に出力する 切り換え制御回路である。次に、第1実施例における回 路の動作について説明する。

【0022】消去時以外の読み出し時、書き込み時に は、図3の第1及び第2消去電源回路4、5の端子E、 Fには、制御回路から「低」の信号が供給され、両方の 消去電源回路の出力は接地される。そして切り換え制御 回路6からは図4の端子A、Bに「高」の信号が出力さ れ、共通ソース線2は接地される。消去時には、端子 E、Fに「髙」の信号が供給され、両方の消去電源回路 の出力は髙電圧源の端子VPPに接続され、第1消去電 源4と第2消去電源5は高電圧を出力する。それと同時 に、切り換え制御回路6は端子A、Bに「髙」の信号を 出力し、共通ソース線2は第1消去電源4と第2消去電 源5の両方に接続される。これにより、共通ソース線2 には高電圧が印加され、消去が開始される。この消去で は、第1消去電源4と第2消去電源5の電流供給能力を 合わせた大きな電流が供給され、従来通りの消去が行わ れる。

【0023】そして、クロック発生回路8がクロック信 号を発生し、カウンタ回路7がクロック信号を計数す る。カウンタ回路7の計数値があらかじめ設定された第 1の設定値になるとカウンタ回路7は信号を発生し、こ れに応じて切り換え制御回路6は端子Aに出力する信号 を「低」に、端子Bにはそのまま「髙」の信号を出力す る。これにより、第1消去電源4は共通ソース線2から 切り離され、第2消去電源5のみが共通ソース線2に接 続された状態になる。従って、電流供給能力は減少し、 共通ソース線の電位が低下するため消去はゆっくり行わ れることになる。

【0024】更に、所定時間が経過し、カウンタ回路7

(5)

7

と、切り換え制御回路6は端子Bに出力する信号も 「低」にし、共通ソース線2から第1消去電源4と第2 消去電源5の両方が切り離される。これにより消去が終 了する。それに応じて、第1消去電源4と第2消去電源 5の端子E、Fへの信号は「低」になり、第1消去電源 4と第2消去電源5の出力は再び接地される。

【0025】このように、消去の終了間際には、消去電流が低減されて消去がゆっくり行われるため、消去時間の変動の消去状態に与える影響が小さくなる。次に、本発明の第2実施例について説明する。第2実施例は、図2に示した第1実施例と同様の構成を有し、第1消去電源4と第2消去電源5は共に図3に示した回路構成を有するが、第2消去電源5のPチャンネルトランジスタ21とNチャンネルトランジスタ22のチャンネル幅は第1消去電源4のものより小さく、電流供給能力が小さくなっている。また、供給する電圧も小さくなっている。

【0026】第2実施例には、消去時開始時には、切り換え制御回路6は端子Aに「髙」の信号を、端子Bに

「低」の信号を出力し、共通ソース線2は第1消去電源4にのみ接続され、消去が開始される。第1消去電源4は大きな電流供給能力を有し、ここでは従来通りの消去が行われる。そして、カウンタ回路7の計数値があらかじめ設定された第1の設定値になると、切り換え制御回路6は端子Aに出力する信号を「低」に、端子Bに出力する信号を「高」にする。これにより、第1消去電源4は共通ソース線2から切り離され、第2消去電源5が共通ソース線2に接続された状態になる。前述のように、第2消去電源5の電流供給能力は小さいので消去電流は減少し、消去はゆっくり行われることになる。

【0027】また、第2消去電源5のみで駆動される共通ソース線2の電圧は、第1消去電源4を使用した時と比較して低くなる。バンド間トンネルによる電荷のトラップはソース電圧の低い方が起こりにくくなるので、書換え可能な回数の減少を抑制できる。第1及び第2実施例では、消去電源の制御を消去開始時からの時間で行っているが、各種の要因により消去時間がばらつくことがある。そこで、実際のメモリセルに類似したレファレンスセルを用意して、その消去状況を検出して消去電源の制御を行うようにしたのが第3実施例である。

【0028】図5は第3実施例の構成を示す図である。図示のように、第1実施例と異なるのは、クロック信号のカウンタ回路がなく、レファレンスセル部10とレファレンスセル部読み出し回路9を備え、その検出結果に従って切り換え制御回路6が制御を行う点である。レファレンスセル部10は、通常のメモリセルと同様の構造を有するレファレンスセルRTrと、通常のトランジスタTrのゲートは、レファレンスセルRTrのフローティングゲートに電気的に接続されている。消去時には、レファレンスセルRTrも同様に消去される。また、消去前にはすべて

のメモリセルに対して一旦書き込みを行うのが普通であるが、この書き込みはレファレンスセルRTrに対しても行われる。

【0029】トランジスタTrのゲートはレファレンスセルRTrのフローティングゲートに接続されているため、レファレンスセルRTrのフローティングゲートの電位によって、オン状態になるかオフ状態になるかが決定される。消去開始時にはレファレンスセルRTrのフローティングゲートに電子が注入されているからトランジスタTrはオン状態になる。この時が図1の切り換えに相当するようにトランジスタTrの特性を定める。このトランジスタTrの導通状態の変化をレファレンスセル部9で検出し、その検出結果に従って切り換え回路6

が消去電源を切り換える。

【0030】図6は、レファレンスセル部9の平面図である。参照番号51で示した部分がレファレンスセルRTェであり、52の部分がトランジスタTェの部分である。53はレファレンスセルRTェのフローティングゲートとトランジスタTェのゲート、54はレファレンスセルRTェのコントロールゲート、55はビット線に相当するアルミ配線、56はこのアルミ配線とドレインとのコンタクト部、57はN型ドレイン拡散層、58はN型ソース拡散層である。N型ソース拡散層である。N型ソース拡散層、66はこのアルミ配線とドレインとのコンタクト部、67はN型ドレイン拡散層、68はN型ソース拡散層である。N型ソース拡散層の8は、コンタクト部とアルミ配線を介してレファレンス部読み出し回路9に接続される。

[0031] メモリセルの特性は製造工程によりある程度のばらつきを有するが、レファレンスセルRTrも同様の製造工程で作られるため、同様の特性を有する。第3実施例では、このようなレファレンスセルRTrに対して消去を行い、その消去状態を検出した上で制御するため、実際のメモリセルの特性に合わせたより正確な制御が可能になる。

[0032]

40

【発明の効果】以上説明したように、本発明によれば、消去後のメモリセルの閾値電圧がより正確に制御可能になるため過剰消去が起きにくくなり、アバランシェブレークダウン現象が生じやすい状態ではソース電圧が低減されるためゲート酸化膜へトラップされる電子又は正孔の個数が減少し、書換え可能回数が増加する。

【図面の簡単な説明】

【図1】本発明の電気的に書換え可能な不揮発性半導体 記憶装置の原理を説明する図である。

【図2】本発明の第1実施例の構成を示す図である。

【図3】消去電源回路の回路図である。

(6)

特開平 7-169287

10

【図4】消去電源切り換え回路の回路図である。

【図5】本発明の第3実施例の構成を示す図である。

【図6】第3実施例におけるレファレンスセル部の平面 図である。

【図7】フラッシュメモリのトランジスタセルの構造を 示す図である。

【図8】フラッシュメモリの読み出し、書き込み及び消 去の方法を説明する図である。

【図9】従来のフラッシュメモリの全体構成を示すブロ ック図である。

【図10】従来のフラッシュメモリにおける消去時の閾 値電圧の変化を示す図である。

【符号の説明】

1…メモリセルアレイ

2…共通ソース線

3…消去電源切り換え回路

4…第1消去電源

5…第2消去電源

6…切り換え制御回路

7…カウンタ回路


8…クロック信号発生回路


9…レファレンス部読み出し回路 10

10…レファレンスセル部

【図1】


本発明の原理を説明する図






[図3]

消去電源回路




[図7]



[図2]

本発明の第1実施例の構成




(7)

特開平 7-169287


[図4]

消去驾源切换回路




[図6]

レファレンスセル部の平面図




[図5]

第3実施例の構成




【図8】

フラッシュメモリの読出、春込及び消去の方法説明図




(3)消去時



(8)


特開平 7-169287

【図9】



【図10】

従来におけるしきい質電圧の変化



フロントページの続き

HO1L 29/792

(51) Int.Cl.6

識別記号 庁内整理番号

FΙ

技術表示箇所